宽80cm 4行 播种量1-15kg 深2-4cm 可调
4500元










             ▃▆█▇▄▖
　　     　▟◤▖　　　◥█▎
　　　◢◤　   ▐　　　　▐▉
　▗◤　　　▂　▗▖　　▕█▎
　◤　▗▅▖◥▄　▀◣　　█▊
▐　▕▎◥▖◣◤　　　　◢██
█◣　◥▅█▀　　　　▐██◤
▐█▙▂　　　         ◢██◤
　◥██◣　　　　◢▄◤
　　　 ▀██▅▇▀





⠀⠀⠀⠀⠀⠀⠀⠀⠀⣠⠤⠖⠚⢉⣩⣭⡭⠛⠓⠲⠦⣄⡀⠀⠀⠀⠀
⠀⠀⠀⠀⠀⠀⢀⡴⠋⠁⠀⠀⠊⠀⠀⠀⠀⠀⠀⠀⠀⠀⠉⠳⢦⡀⠀
⠀⠀⠀⠀⢀⡴⠃⢀⡴⢳⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠙⣆
⠀⠀⠀⠀⡾⠁⣠⠋⠀⠈⢧⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠈⢧
⠀⣸⠁⢰⠃⠀⠀⠀⠈⢣⡀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠈⣇
⠀⠀⠀⡇⠀⡾⡀⠀⠀⠀⠀⣀⣹⣆⡀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⢹
⠀⠀⢸⠃⢀⣇⡈⠀⠀⠀⠀⠀⠀⢀⡑⢄⡀⢀⡀⠀⠀⠀⠀⠀⠀⢸⡇
⠀⠀⢸⠀⢻⡟⡻⢶⡆⠀⠀⠀⠀⡼⠟⡳⢿⣦⡑⢄⠀⠀⠀⠀⠀⢸⡇
⠀⠀⣸⠀⢸⠃⡇⢀⠇⠀⠀⠀⠀⠀⡼⠀⠀⠈⣿⡗⠂⠀⠀⠀⠀⢸⠁
⠀⠀⡏⠀⣼⠀⢳⠊⠀⠀⠀⠀⠀⠀⠱⣀⣀⠔⣸⠁⠀⠀⠀⠀⢠⡟⠀
⠀⠀⡇⢀⡇⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠠⠀⡇⠀⠀⠀⠀⠀⢸⠃⠀
⠀⢸⠃⠘⡇⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⢸⠁⠀⠀⢀⠀⠀⣾⠀⠀
⠀⣸⠀⠀⠹⡄⠀⠀⠈⠁⠀⠀⠀⠀⠀⠀⠀⡞⠀⠀⠀⠸⠀⠀⡇⠀⠀
⠀⡏⠀⠀⠀⠙⣆⠀⠀⠀⠀⠀⠀⠀⢀⣠⢶⡇⠀⠀⢰⡀⠀⠀⡇⠀⠀
⢰⠇⡄⠀⠀⠀⡿⢣⣀⣀⣀⡤⠴⡞⠉⠀⢸⠀⠀⠀⣿⡇⠀⠀⣧⠀⠀
⣸⠀⡇⠀⠀⠀⠀⠀⠀⠉⠀⠀⠀⢹⠀⠀⢸⠀⠀⢀⣿⠀⠁⠀⢸⠀⠀
⣿⠀⡇⠀⠀⠀⠀⠀⢀⡤⠤⠶⠶⠾⠤⠄⢸⠀⡀⠸⣿⣀⠀⠀⠈⣇⠀
⡇⠀⡇⠀⠀⡀⠀⡴⠋⠀⠀⠀⠀⠀⠀⠀⠸⡌⣵⡀⢳⡇⠀⠀⠀⢹⡀
⡇⠀⠇⠀⠀⡇⡸⠁⠀⠀⠀⠀⠀⠀⠀⠀⠀⠙⠮⢧⣀⣻⢂⠀⠀⠀⢧
⣇⠀⢠⠀⠀⢳⠇⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠈⡎⣆⠀⠀⠘
⢻⠀⠈⠰⠀⢸⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠰⠘⢮⣧⡀⠀
⠸⡆⠀⠀⠇⣾⠀⠀⠀⠀⠀⠀⠀⠀⠀⢠⠆⠀⠀⠀⠀⠀⠀⠀⠙⠳⣄












set power_enable_analysis TRUE
set power_analysis_mode averaged
read_verilog /tmp/uart_rx_routed.v
current_design uart_rx
link
read_sdc /tmp/uart_rx_routed.sdc
read_sdf /tmp/uart_rx_routed.sdf
read_parasitics  /tmp/uart_rx_routed.spef.max
check_timing
update_timing
report_timing
read_saif uart_rx_tb.saif -strip_path "uart_rx_tb/u1"
check_power
update_power
report_power







⠀⣠⣤⣤⣤⡀⠀⠀⢀⣀⣀⣤⣤⣀⣀⡀⠀⠀⠀⠀⠀⠀⠀⠀⠀
⠀⣾⣻⣻⣻⣻⡿⠚⠉⠉⠀⠀⠀⠀⠀⠀⠈⠙⠲⣴⣻⣻⣻⣷⣄⠀
⢸⣻⣻⣻⣻⠟⠁⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠈⢻⣻⣻⣻⣻⡆
⠀⠻⣻⣻⠏⠀⠀⠀⠀⣶⠿⠿⢿⣷⣄⢠⡿⠿⠶⠦⠀⢹⣻⣻⣻⠃
⠀⠀⢈⡏⠀⠀⠀⠀⠈⠑⠺⣻⠟⠉⠁⠈⠛⢿⠆⠀⠀⠀⢻⠋⠁⠀
⠀⠀⡼⠀⠀⠀⠀⠀⠀⠀⠀⣀⣤⠂⠀⢀⠀⢠⡄⠀⠀⠀⢸⡀⠀⠀
⢀⣴⡇⠀⠀⠀⠀⠀⠀⠶⢿⣻⣉⣛⣻⣻⣛⣉⡻⣦⠀⠀⠀⣇⠀⠀
⣾⣻⡇⠀⠀⠀⠀⠀⠀⠄⢸⡟⢿⣯⣭⣭⣽⣻⠃⠈⠀⠀⠀⣻⣧⠀
⣻⣻⣻⣦⡀⠀⠀⠀⠀⠈⠈⠿⠶⣭⣭⣬⡭⠁⠀⠀⠀⢀⣼⣻⣻⣧
⣻⣻⣻⣻⣻⣶⣄⡀⠀⠀⠀⠀⠀⠀⠀⠀⠀⠀⣀⣠⣴⣻⣻⣻⣻⣻
⣻⣻⣻⣻⣻⣻⣻⣻⣻⣷⣶⣶⣶⣶⣶⣶⣾⣻⣻⣻⣻⣻⣻⣻⣻⣻




set upf_create_implicit_supply_sets false
create_power_domain TOP -include_scope
create_power_domain Z -elements {X1}
create_supply_net VDD -domain TOP
create_supply_net VDD -domain Z -reuse
create_supply_net VSS -domain TOP
create_supply_net VSS1 -domain TOP
create_supply_net VSS1 -domain Z -reuse
set_domain_supply_net TOP -primary_power_net VDD -primary_ground_net VSS
set_domain_supply_net Z -primary_power_net VDD -primary_ground_net VSS1
create_supply_port VSS -domain TOP -direction in
create_supply_port VDD -domain TOP -direction in
connect_supply_net VDD -ports {VDD}
connect_supply_net VSS -ports {VSS}
create_power_switch SW_Z -domain TOP \
	-output_supply_port {SW_OUT VSS1} \
	-input_supply_port {SW_IN VSS} \
	-control_port {SW_CTRL FULL_X} \
	-on_state {PW_ON SW_IN SW_CTRL}
set_isolation ISO_Z -domain Z \
	-isolation_power_net VDD -isolation_ground_net VSS \
	-clamp_value 0 \
	-applies_to outputs
set_isolation_control ISO_Z -domain Z \
	-isolation_signal FULL_X \
	-isolation_sense low \
	-location parent
add_port_state VDD -state {VDD_NORM 1.20000}
add_port_state SW_Z/SW_OUT -state {VSS1_NORM 0.00000}
add_port_state SW_Z/SW_OUT -state {VSS1_OFF off}
add_port_state VSS -state {VSS_NORM 0.00000}
create_pst TOP_PST -supplies [list SW_Z/SW_OUT VDD VSS]
add_pst_state Z_ON -pst TOP_PST -state {VSS1_NORM VDD_NORM VSS_NORM}
add_pst_state Z_OFF -pst TOP_PST -state {VSS1_OFF VDD_NORM VSS_NORM}













1724 기방난동사건






set power_enable_analysis TRUE
set power_analysis_mode time_based
read_verilog /tmp/FULLCHIP_routed.v
current_design RTC
link
read_sdc /tmp/FULLCHIP_routed.sdc
read_sdf /tmp/FULLCHIP_routed.sdf
read_parasitics  /tmp/FULLCHIP_routed.spef.max
source -echo /tmp/52_cons.tcl
check_timing
update_timing
report_timing
read_vcd a.vcd -strip_path "tb/U"
check_power
update_power
report_power






.                    ∧                         ∧
                    /  \                       /  \
                   ⎮   ⎮                    ⎮   ⎮
                   ⎮   ⎮                    ⎮   ⎮
                    \   ⎮    ______     ⎮  /
⎮￣￣￣ ⎮    \╱             ,,   ╲/
⎮好家伙⎮  /      /,⎮    /,╲\  \  \
⎮我在生 ⎮丨   / ︵ v\/ ︵  丨丨l
｜产队的⎮⋎∨ 🌑      🌑  丨 // 
⎮时候可⎮㇏        ^         /w/)
⎮不敢这 ⎮      /ΣΣΣΣΣΣ⎮ ⎮ ⎮⎮
⎮么歇着 ⎮      \ ΣΣΣΣΣ 丨⎮ ⎮ \
                         ⎮⎮⎮⎮⎮⎮  ⎮⎮⎮\\
                         ⎮⎮⎮⎮⎮⎮   WV\\\




# Generated by resolvconf
domain DHCP
search DHCP HOST
options timeout:1 attempts:1 rotate
nameserver 114.114.114.114
nameserver 114.114.115.115
nameserver 123.125.81.6
nameserver 140.207.198.6
nameserver 211.167.230.100
nameserver 180.76.76.76
nameserver 202.106.0.20
nameserver 8.8.8.8
nameserver 8.8.4.4
#nameserver 192.168.88.1
#nameserver 202.106.46.151







set power_enable_analysis TRUE
set power_analysis_mode time_based
read_verilog /tmp/CALENDAR_routed.v
current_design CALENDAR
link
read_sdf /tmp/CALENDAR_routed.sdf
read_parasitics  /tmp/CALENDAR_routed.spef.max
create_clock -period 1000 -name CLK_1HZ
check_timing
update_timing
report_timing
read_vcd a.vcd -strip_path "tb/U"
check_power
update_power
report_power






Dear Dr./Prof.:

Please excuse me for taking some of your time.

I’m writing in regards to our manuscript, “[文稿标题],” submitted on [投稿日期] to your respected journal, the [期刊名称].

To date, we have not received a notification regarding the status of our manuscript. I understand that you must be extremely busy, but could you please let me/us know approximately when we can expect a decision from you or the editorial board?

Thank you for your time and attention.

I am looking forward to your early reply.

Sincerely yours,

Your Name








AND3	= (ITE A1 (ITE A2 A3 0) 0)
AND4	= (ITE A1 (ITE A2 (ITE A3 A4 0) 0) 0)
AND5	= (ITE A1 (ITE A2 (ITE A3 (ITE A4 A5 0) 0) 0) 0)
AND6	= (ITE A1 (ITE A2 (ITE A3 (ITE A4 (ITE A5 A6 0) 0) 0) 0) 0)
NAND2	= (ITE (ITE A1 A2 0) 0 1)
NAND3	= (ITE (ITE A1 (ITE A2 A3 0) 0) 0 1)
NAND4	= (ITE (ITE A1 (ITE A2 (ITE A3 A4 0) 0) 0) 0 1)
OR3	= (ITE A1 1 (ITE A2 1 A3))
OR4	= (ITE A1 1 (ITE A2 1 (ITE A3 1 A4)))
OR5	= (ITE A1 1 (ITE A2 1 (ITE A3 1 (ITE A4 1 A5))))
OR6	= (ITE A1 1 (ITE A2 1 (ITE A3 1 (ITE A4 1 (ITE A5 1 A6)))))
NOR2	= (ITE (ITE A1 1 A2) 0 1)
NOR3	= (ITE (ITE A1 1 (ITE A2 1 A3)) 0 1)
NOR4	= (ITE (ITE A1 1 (ITE A2 1 (ITE A3 1 A4))) 0 1)
XOR3	= (ITE A1 (ITE (ITE A2 (ITE A3 0 1) A3) 0 1) (ITE A2 (ITE A3 0 1) A3))
XOR4	= (ITE A1
            (ITE
             (ITE A2 (ITE (ITE A3 (ITE A4 0 1) A4) 0 1)
                  (ITE A3 (ITE A4 0 1) A4))
             0 1)
            (ITE A2 (ITE (ITE A3 (ITE A4 0 1) A4) 0 1)
                 (ITE A3 (ITE A4 0 1) A4)))
XNOR3	= (ITE A1 (ITE A2 A3 (ITE A3 0 1)) (ITE (ITE A2 A3 (ITE A3 0 1)) 0 1))
XNOR4	= (ITE A1
             (ITE A2 (ITE A3 A4 (ITE A4 0 1))
                  (ITE (ITE A3 A4 (ITE A4 0 1)) 0 1))
             (ITE
              (ITE A2 (ITE A3 A4 (ITE A4 0 1))
                   (ITE (ITE A3 A4 (ITE A4 0 1)) 0 1))
              0 1))
AO21	= (ITE (ITE A1 A2 0) 1 B)
AO211	= (ITE (ITE A1 A2 0) 1 (ITE B 1 C))
AO221	= (ITE (ITE A1 A2 0) 1 (ITE (ITE B1 B2 0) 1 C))
AO222	= (ITE (ITE A1 A2 0) 1 (ITE (ITE B1 B2 0) 1 (ITE C1 C2 0)))
AO22	= (ITE (ITE A1 A2 0) 1 (ITE B1 B2 0))
AO31	= (ITE (ITE A1 (ITE A2 A3 0) 0) 1 B)
AO32	= (ITE (ITE A1 (ITE A2 A3 0) 0) 1 (ITE B1 B2 0))
AO33	= (ITE (ITE A1 (ITE A2 A3 0) 0) 1 (ITE B1 (ITE B2 B3 0) 0))
AOA211	= (ITE (ITE (ITE A1 A2 0) 1 B) C 0)
AOAI211	= (ITE (ITE (ITE (ITE A1 A2 0) 1 B) C 0) 0 1)
AOAOAOI211111	= (ITE
                 (ITE (ITE (ITE (ITE (ITE (ITE A1 A2 0) 1 B) C 0) 1 D) F 0) 1
                      E)
                 0 1)
AOAOI2111	= (ITE (ITE (ITE (ITE (ITE A1 A2 0) 1 B) C 0) 1 D) 0 1)
AOI211	= (ITE (ITE (ITE A1 A2 0) 1 (ITE B 1 C)) 0 1)
AOI21	= (ITE (ITE (ITE A1 A2 0) 1 B) 0 1)
AOI221	= (ITE (ITE (ITE A1 A2 0) 1 (ITE (ITE B1 B2 0) 1 C)) 0 1)
AOI222	= (ITE (ITE (ITE A1 A2 0) 1 (ITE (ITE B1 B2 0) 1 (ITE C1 C2 0))) 0 1)
AOI22	= (ITE (ITE (ITE A1 A2 0) 1 (ITE B1 B2 0)) 0 1)
AOI31	= (ITE (ITE (ITE A1 (ITE A2 A3 0) 0) 1 B) 0 1)
AOI32	= (ITE (ITE (ITE A1 (ITE A2 A3 0) 0) 1 (ITE B1 B2 0)) 0 1)
AOI33	= (ITE (ITE (ITE A1 (ITE A2 A3 0) 0) 1 (ITE B1 (ITE B2 B3 0) 0)) 0 1)
I2NAND4	= (ITE (ITE A1 0 (ITE A2 0 (ITE B1 B2 0))) 0 1)
I2NOR4	= (ITE (ITE A1 (ITE A2 (ITE B1 1 B2) 1) 1) 0 1)
IAO21	= (ITE (ITE (ITE A1 1 A2) B 1) 0 1)
IAO22	= (ITE (ITE (ITE A1 1 A2) (ITE B1 B2 0) 1) 0 1)
INAND2	= (ITE (ITE A1 0 B1) 0 1)
INAND3	= (ITE (ITE A1 0 (ITE B1 B2 0)) 0 1)
INAND4	= (ITE (ITE A1 0 (ITE B1 (ITE B2 B3 0) 0)) 0 1)
INOR2	= (ITE (ITE A1 B1 1) 0 1)
INOR3	= (ITE (ITE A1 (ITE B1 1 B2) 1) 0 1)
INOR4	= (ITE (ITE A1 (ITE B1 1 (ITE B2 1 B3)) 1) 0 1)
IOA21	= (ITE (ITE (ITE A1 A2 0) 0 B) 0 1)
IOA22	= (ITE (ITE (ITE A1 A2 0) 0 (ITE B1 1 B2)) 0 1)
OA211	= (ITE (ITE A1 1 A2) (ITE B C 0) 0)
OA21	= (ITE (ITE A1 1 A2) B 0)
OA221	= (ITE (ITE A1 1 A2) (ITE (ITE B1 1 B2) C 0) 0)
OA222	= (ITE (ITE A1 1 A2) (ITE (ITE B1 1 B2) (ITE C1 1 C2) 0) 0)
OA22	= (ITE (ITE A1 1 A2) (ITE B1 1 B2) 0)
OA31	= (ITE (ITE A1 1 (ITE A2 1 A3)) B 0)
OA32	= (ITE (ITE A1 1 (ITE A2 1 A3)) (ITE B1 1 B2) 0)
OA33	= (ITE (ITE A1 1 (ITE A2 1 A3)) (ITE B1 1 (ITE B2 1 B3)) 0)
OAI211	= (ITE (ITE (ITE A1 1 A2) (ITE B C 0) 0) 0 1)
OAI21	= (ITE (ITE (ITE A1 1 A2) B 0) 0 1)
OAI221	= (ITE (ITE (ITE A1 1 A2) (ITE (ITE B1 1 B2) C 0) 0) 0 1)
OAI222	= (ITE (ITE (ITE A1 1 A2) (ITE (ITE B1 1 B2) (ITE C1 1 C2) 0) 0) 0 1)
OAI22	= (ITE (ITE (ITE A1 1 A2) (ITE B1 1 B2) 0) 0 1)
OAI31	= (ITE (ITE (ITE A1 1 (ITE A2 1 A3)) B 0) 0 1)
OAI32	= (ITE (ITE (ITE A1 1 (ITE A2 1 A3)) (ITE B1 1 B2) 0) 0 1)
OAI33	= (ITE (ITE (ITE A1 1 (ITE A2 1 A3)) (ITE B1 1 (ITE B2 1 B3)) 0) 0 1)
OAO211	= (ITE (ITE (ITE A1 1 A2) B 0) 1 C)
OAOAI2111	= (ITE (ITE (ITE (ITE (ITE A1 1 A2) B 0) 1 C) D 0) 0 1)
OAOAOAI211111	= (ITE
                 (ITE (ITE (ITE (ITE (ITE (ITE A1 1 A2) B 0) 1 C) D 0) 1 E) F
                      0)
                 0 1)
OAOI211	= (ITE (ITE (ITE (ITE A1 1 A2) B 0) 1 C) 0 1)
MAJ23	= (ITE (ITE A1 A2 0) 1 (ITE (ITE A1 1 A2) A3 0))
MAOI222	= (ITE (ITE (ITE A B 0) 1 (ITE (ITE B C 0) 1 (ITE A C 0))) 0 1)
MAOI22	= (ITE (ITE (ITE (ITE A1 A2 0) 0 (ITE B1 1 B2)) 0 1) 0 1)
MOAI22	= (ITE (ITE (ITE (ITE A1 1 A2) (ITE B1 B2 0) 1) 0 1) 0 1)
AC1CON	= (ITE (ITE (ITE A B 0) 1 (ITE (ITE A CI 0) 1 (ITE B CI 0))) 0 1)
AC1CIN	= (ITE (ITE A B 0) 1
              (ITE (ITE (ITE A CIN 1) 0 1) 1 (ITE (ITE B CIN 1) 0 1)))
MUX2	= (ITE S I1 I0)
MUX3	= (ITE S1 I2 (ITE S0 I1 I0))
MUX4	= (ITE S1 (ITE S0 I3 I2) (ITE S0 I1 I0))
MUXN2	= (ITE (ITE S I1 I0) 0 1)
MUXN3	= (ITE (ITE S1 I2 (ITE S0 I1 I0)) 0 1)
MUXN4	= (ITE (ITE S1 (ITE S0 I3 I2) (ITE S0 I1 I0)) 0 1)







set stc_lib "/mnt/nfs/0/a/0class/asynchronous/202009091045/libsmic55/stc/rvtv2p0d/astro/scc55nll_hs_rvt"
set lib_name "S55NLLGVMH_X64Y8D14"
set top_name "S55NLLGVMH_X64Y8D14"
set lib_tech "/mnt/nfs/0/a/0class/asynchronous/202009091045/libsmic55/stc/rvtv2p0d/astro/tf_tm/scc55nll_hs_10m_8ic_2tmc_alpa.tf"
set gds_file "S55NLLGVMH_X64Y8D14.gds"
set lef_file "S55NLLGVMH_X64Y8D14.lef"
set lef_tech "/mnt/nfs/0/a/0class/asynchronous/202009091045/libsmic55/lef/tf/tf_tm/scc55nll_10m_8ic_2tmc_alpa1.lef"
set gds_layer_file "/mnt/nfs/0/a/0class/asynchronous/202009091045/libsmic55/stc/rvtv2p0d/astro/gds2InLayer.map"
exec rm -rf $lib_name

cmCreateLib
setFormField create_library library_name $lib_name
setFormField create_library technology_file_name $lib_tech
setFormField create_library set_case_sensitive 1
formOK create_library

auStreamIn
setFormField stream_in_data_file stream_file_name $gds_file
formButton stream_in_data_file browse...
setFormField stream_in_data_file library_name $lib_name
setFormField stream_in_data_file cell_type_definition_file "/tmp/cell_type.txt"
formOK stream_in_data_file

read_lef -lib_name $lib_name -tech_lef_files $lef_tech -cell_lef_files $lef_file
geOpenLib
formButton open_library browse...
setFormField open_library library_name $lib_name
formOK open_library

geNewMakeMacro
setFormField make_macro library_name $lib_name
setFormField make_macro cell_name *
formButton make_macro extractBlkg
formButton make_macro extractPin
setFormField make_macro identify_macro_pin_by_pin_text 1
formButton make_macro extractVia
formOK make_macro






!?(゜д゜)




ffmpeg -i 1.mp4 -vf subtitles=1.srt 2.mp4
ffmpeg -i 2.mp4 -i 2.mp3 -vcodec copy -acodec copy 3.mp4





for file in `ls`; do mv $file a$file; done

ffmpeg -video_size 1600x900 -framerate 25 -f x11grab -i :0.0+100,200 -f alsa -ac 2 -i hw:1 0.mkv

ffmpeg -i 0.ogv -i 1.mp3 -vcodec copy -acodec copy 2.mp4






openssl req -newkey rsa:4096 -keyout bah4i.xyz.key -out bah4i.xyz.csr




Itf文件转为TLUplus:
　　grdgenxo -itf2TLUPlus -i  -o 





set power_enable_analysis TRUE
set power_analysis_mode time_based
read_verilog ./tmp/CNT43A_routed.v
current_design CNT43A
link
read_sdc ./tmp/CNT43A_routed.sdc
read_sdf ./tmp/CNT43A_routed.sdf
read_parasitics  ./tmp/CNT43A_routed.spef.max
create_clock -name c -period 30517 [get_ports C]
check_timing
update_timing
report_timing
read_vcd ./a.vcd -strip_path "tb/u"
check_power
update_power
report_power




fm_shell
---------------------------------------------
read_db /mnt/nfs/t232/ftp/PDK/SCC55NLL_HS_RVT_V2p0d/liberty/1.2v/scc55nll_hs_rvt_tt_v1p2_25c_basic.db
read_verilog -container r /tmp/NIL.v
set_top r:/WORK/NIL
read_verilog -container i /tmp/1.v
set_top i:/WORK/NIL
match
verify




人生不足百
常怀千岁忧


表面上是中央集权，骨子里是各自为战。
口号上是集中力量办大事，实际上是攒足力气干坏事。
想的是千古一帝，干的是断子绝孙。
历史会怎样记载这个朝代？
专制模式在天朝的回光返照，并被世界和中国文明进步的高铁辗得粉碎。
xi的倒行逆施必将很快失败。



ite(i 0 t) = i' t =  (i + t')'
ite(i 1 t') = i + t' = (i' t)'
ite(i t' 0) = i t' = (i' + t)'
ite(i t 1) = i' + t = (i t')'






SOCKET_PROXY="sockt5://127.0.0.1:7001" emerge --sync





gcc -fdump-rtl-all modular.c
gcc -fdump-tree-all-graph-lineno modular.c
dot -Tpng modular.c.011t.cfg.dot -o modular.c.011t.cfg.png





q金 w众 e月 r白 t禾 y言 u立 i水 o火 p之
a工 s木 d大 f土 g王 h目 j日 k口 l田 
    x纟 c又 v女 b子 n已 m山 




set_input_delay $IN_DELAY [all_inputs ]
set_output_delay $OUT_DELAY [all_outputs ]
set_input_transition $IN_TRAN [all_inputs ]
set_load $OUT_LOAD [all_outputs ]
set ALL_EX_OUT [remove_from_collection [current_design ] [all_outputs ]]
set ALL_EX_OUT_IN [remove_from_collection $ALL_EX_OUT [all_inputs ]]
set_max_transition $MAX_TRAN $ALL_EX_OUT_IN
set_max_fanout $MAX_FANOUT $ALL_EX_OUT_IN
set_max_capacitance $MAX_CAP $ALL_EX_OUT_IN





mount -t cifs //192.168.1.4/public /mnt/nfs/0/




日本犬セツ子ウギョー





STA:

r2r:

setup_slack = require_time - arrive_time
	require_time = clock_period - setup_time 
	arrive_time = tcq + dcl

hold_slack = arrive_time - require_time
	arrive_time = tcq + dcl
	require_time = hold_time






ntpdate -u ntp.ntsc.ac.cn





临拉屎去挖茅坑






zfs create -V16G -o volmode=dev zroot/vmgt1

bhyve -c 1 -m 1G -w -H \
-s 0,hostbridge \
-s 3,ahci-cd,/tmp/install-amd64-minimal-20230423T164653Z.iso \
-s 4,virtio-blk,/dev/zvol/zroot/vmgt1 \
-s 5,virtio-net,tap0 \
-s 29,fbuf,tcp=0.0.0.0:5902,w=800,h=600,wait \
-s 30,xhci,tablet \
-s 31,lpc -l com1,stdio \
-l bootrom,/usr/local/share/uefi-firmware/BHYVE_UEFI.fd \
vmgt1


bhyvectl --destroy --vm=vmgt1





read_db /mnt/nfs/t232/ftp/PDK/SCC55NLL_HS_RVT_V2p0d/liberty/1.2v/scc55nll_hs_rvt_tt_v1p2_25c_basic.db
read_verilog -container r ../netlist/i2s_mapped.v
set_top r:/WORK/i2s_clkgen
read_verilog -container i ../rtl/i2s.v
set_top i:/WORK/i2s_clkgen
match
verify







zfs create -V16G -o volmode=dev zroot/vmvine6.0-20230511

bhyve -c 4 -m 8G -w -H \
-s 0,hostbridge \
-s 3,ahci-cd,/home/c/install-amd64-minimal-20230430T170359Z.iso \
-s 4,virtio-blk,/dev/zvol/zroot/vmgt1 \
-s 5,virtio-net,tap0,mac=C8:1F:66:E4:7E:21 \
-s 29,fbuf,tcp=0.0.0.0:5906,w=800,h=600,wait,password="Ge6soo
#include
#include

double	r642d(int64_t v) {
	if (v == 0) return 0;
	uint64_t vs = (v >> 63) & 0x1;
	uint64_t ve = (v >> 56) & 0x7F;
	uint64_t vm = v & 0x00FFFFFFFFFFFFFF;
	int16_t exp = ((int16_t)ve - 64)*4;
	exp -= 4;
	for (; (vm >> 52) > 1; ++exp, vm >>= 1);
	ve = (uint64_t)(exp + 1023) & 0x7FF;
	uint64_t r = (vs << 63) | (ve << 52) | (vm & 0x000FFFFFFFFFFFFF);
	return *(double*)&r;
}

int64_t d2r64(double v) {
	if (v == 0)
		return 0;
	uint64_t raw = *(uint64_t*)&v;
	uint64_t vs = (raw >> 63) & 0x1;
	uint64_t ve = (raw >> 52) & 0x7FF;
	uint64_t vm = (1ul << 52) | (raw & 0x000FFFFFFFFFFFFF);
	unsigned shift = (ve+1) % 4;
	int16_t exp = ((int16_t)ve - 1023);
	vm <<= shift;
	exp += 4;
	exp -= shift;
	ve = (uint64_t)(exp / 4 + 64) & 0x7F;
	return (vs << 63) | (ve << 56) | (vm & 0x00FFFFFFFFFFFFFF);
}






twitter mp4
ffmpeg -i 1_1.mp4 -vcodec libx264 -pix_fmt yuv420p -strict -2 -acodec aac 1_2.mp4




Common display resolutions
nHD		640x360
VGA		640x480
SVGA	800x600
XGA		1024x768
WXGA	1280x720
WXGA	1280x800
SXGA	1280x1024
HD		1360x768
HD		1366x768
WXGA+	1440x900
N/A		1536x864
HD+		1600x900
UXGA	1600x1200
WSXGA+	1680x1050
FHD		1920x1080
WUXGA	1920x1200
QWXGA	2048x1152
QXGA	2048x1536
UWFHD	2560x1080
QHD		2560x1440
WQXGA	2560x1600
UWQHD	3440x1440
4K UHD	3840x2160





Llanfairpwllgwyngyllgogerychwyrndrobwllllantysiliogogogoch






#constraint with dft:
create_clock -name clk -period 8.9 [get_ports clk]
create_clock -name mclk -period 40.6902 [get_ports mclk]
set_input_delay -clock clk -max 0.1 [get_ports rstn]
set_false_path -from clk -to celm_mclk_01
set_false_path -from clk -to celm_mclk_10
set_false_path -from mclk -to celm_mclk_01
set_false_path -from mclk -to celm_mclk_10
set scan_clk_pin clk
set scan_clk_period 8.9
set scan_clk_timing {0.5 0.5}
set scan_enable_pin scan_enable
set scan_test_mode_pin scan_test_mode
set scan_in_pin scan_in
set scan_out_pin scan_out
create_port -direction "in" $scan_enable_pin
create_port -direction "in" $scan_test_mode_pin
create_port -direction "in" $scan_in_pin
create_port -direction "out" $scan_out_pin
set_dft_configuration -fix_clock enable
set_scan_configuration -style multiplexed_flip_flop
set_scan_configuration -chain_count 10
create_test_protocol -infer_clock -infer_asynch
set_scan_configuration -chain_count 1
set_dft_signal -port $scan_in_pin -type ScanDataIn
set_dft_signal -port $scan_out_pin -type ScanDataOut
set_dft_signal -view exist -type ScanClock -period $scan_clk_period -timing $scan_clk_timing -port $scan_clk_pin
set_dft_signal -view spec -type ScanEnable -active_state 1 -port $scan_enable_pin
set_dft_signal -view spec -type TestMode -active_state 1 -port $scan_test_mode_pin
set_autofix_configuration -type clock -control $scan_test_mode_pin -test_data $scan_clk_pin
create_test_protocol -infer_clock -infer_asynch
set_scan_configuration -chain_count 1
set_scan_path ch1 -ordered_elements [all_registers] -complete true
create_test_protocol -infer_clock -infer_asynch








#tmax atpg
set_command noabort
set top_module fp16_dcd
build -force
read_netlist ../libsmic55/scc55nll_hs_rvt.v
read_netlist ../rtl/${top_module}_mapped.v
run_build_model $top_module
set_drc ../dft/${top_module}_mapped.spf
run_drc
set_faults -model stuck
add_faults -all
set_atpg -merge high -verbose -abort_limit 250 -coverage 100 -decision random
run_atpg -auto
set_faults -summary verbose
set_faults -report collapsed
report_summaries
report_faults -class UD
write_patterns ../dft/${top_module}_mapped_atpg.v -internal -serial -replace










“中国数字时代”编者注：6月21日，中国农业大学人文与发展学院（简称“中国农大人发学院”）在曾宪梓报告厅举行了2023年度毕业典礼，院长在典礼上发表了题为《在权力的包围中不要熄灭真善美的光》的毕业致辞。同日，中国农大人发学院在其官方微信公众号上刊发了讲话全文。

中国农业大学人文与发展学院院长 叶敬忠

各位同学：

大家好！
祝贺大家毕业！不知这些年你们的学习是否顺利、生活是否愉快，但能毕业就好！

前几天，清华大学的一位教授在朋友圈里说，一到毕业季，大学的毕业讲演就开始了：有的循循善诱，有的春风化雨，但经常是把自己做不到的事情都叮嘱给毕业生。我深以为然。但又能怎样？虽然未能做到，但至少没有熄灭眼里的光，因为学生正是老师眼里的光。

本以为今年不会再作为院长做毕业致辞，也曾感到一丝解脱。因为我的讲话无非是基于当下的时代，向同学们做些叮嘱，而面对时代并与之较真，常常需要有扛着痛苦的勇气。

作为中国人，我们为国家保持长期的稳定发展以及取得的巨大成就而感到骄傲和自豪。但是，从世界范围来看，这个时代正在发生的一些事情，让我每天醒来都恍若隔世。战争灾难、凶残杀害、欺辱霸凌、网络暴力……知名学者煽动鼓噪狭隘民族主义，主流媒体情有独钟娱乐花边新闻，公共部门系统编造虚假统计数据……，等等，等等！

我从来没想到在21世纪的文明社会里还会发生这么多的事情。一百七十五年前，马克思曾感慨道，“一切坚固的东西都烟消云散了，一切神圣的东西都被亵渎了”。今天，我们需要再次用冷静的眼光看待我们的处境，需要再次面对一百零五年前梁漱溟之父梁济因迷茫未来而投湖殉清的生死之问：“这个世界会好吗？”

从世界范围来看，我每每感到“三观”被打破，底线被击穿，想象力严重赤字。我对“明天会更好”极其怀疑，对“文明的进程”极度不确定。我们时常忙碌在各种无可奈何的工作中，除了满心疲惫外，常常感受不到存在的意义是什么。我的一位同事曾说，以前一般到周五才会感到疲累，而现在到周三就开始倦乏，且不知道为什么会如此。

同学们，这或许就是你们即将穿行的世间。请不要怪我在毕业之际不去对未来做一番令人亢奋的憧憬，其实你们也不缺少这个。

在此时代，我想叮嘱大家“保持底线”，因为人类行为正在不断击穿底线；我想叮嘱大家“回归常识”，因为人类行动常常违背常识；我想叮嘱大家“真实做人”，因为人类交往每每是合作表演；我想叮嘱大家“高雅做事”，因为人类活动往往是江湖共谋；我想叮嘱大家“把人当人”，因为人类发展已经将一个个鲜活的人看作一个个数字；我想叮嘱大家“记住创伤”，因为人类会在亢奋中轻易忘却曾经经历的苦难。

但是，我今天更想叮嘱大家：“在权力的包围中保持清醒！”

同学们，在你们离开校园进入社会之后，你们将立刻感受到权力的无处不在，甚至无所不能。

无论你们是单位领导还是普通员工，只要工作岗位与人相关，就拥有了某种权力；无论你们从事什么工作，哪怕是灵活就业，甚或不从事任何工作，只要与公共部门或他人打交道，就必然要面对各种权力。因此，你们会更加深刻地感受到自己身处权力的包围之中。

我很担心，你们会在权力的包围中“入乡随俗”，渐渐地迷恋上权力，迷失了自我，迷茫了人生。

权力确实有着巨大的吸引力，可以让人迷恋上瘾，从而变得“精致”圆滑。多年前，有一位大学生返乡，由于其母是地方领导，因此自他下火车开始，便有各种妥帖的安排，从食宿到出行，无微不至，其间还伴随着各种赞许和捧场。那时我的第一感受并不是排斥，而是觉得，或许每个人都有可能对如此周密的安排上瘾，也都会迷恋上这种无处不在的优越感。还有一次，某著名高校的一位教授曾兴奋地言说他到地方调研，该地领导亲自接待，其一腔一势无不流露出对这种优越感的无比陶醉。

正因如此，有些人在不经意间开始迎合权力，追逐权力。在权力面前，他们惯用一套左右逢源、精致圆顺的“话术”，“见什么人说什么话，在什么场合说什么话”。乍听起来，会觉得别人怎么“那么懂事、那么会说话”，但仔细一想，总感觉不那么真实，不像是其本真的话语。

权力确实有着巨大的支配力，可以让人变得傲慢任性，从而迷失自我。权力系统的一个动作就可以让收割机在高速公路上排起长队，将绿水青山开垦成梯田泥石流，将昨日的“退耕还林”变为今日的“退林还耕”。权力总是被摆在显位并被推至高位。久而久之，一些人习惯了一切以自我为中心。某地举办学术会议时，年过花甲的老教授在烈日下排好站位，等候年轻的领导前来合影，一等就是近20分钟。更为严重的是，权力还可能制造出无所不能的幻象，因此在光天化日之下“强行变码”、“指鼠为鸭”。

正因如此，有些人开始迷失自我，将拥有权力视作代表真理——即便是不经意间说出的一句话，也常常被合理化、合法化、操作化。他们很难了解或感知权力可能给无数的普通人带去无奈感、无力感、无助感，以及由此产生不安感、挫折感、疏离感。

权力确实有着巨大的规训力，可以让人变得机械刻板，从而麻木迷茫。职场培训常常要求学生要学会“服从”，这虽然听起来刺耳，但不得不承认已经成为实践中的惯常做法。一位学生在南方某污染治理部门工作，每天制造海量的数据报表，唯一要求就是确保数据达标；一位学生在西部某督查部门工作，每天按照上级要求上报百分之百的村民扫码率，但很多村庄的村民甚至都没听说过扫码这件事；一位学生在东部某地负责食品安全督导工作，每次也只是在乡村超市前停留半分钟拍照，有了照片便是“尽职免责”。一些学生刚入职时强烈抱怨形式主义，但一个月之后，他们自己都承认慢慢习惯了形式主义。

正因如此，就如鱼儿每天在水里游来游去却不知水为何物一样，当人们形成无意识的惯性后，便陷入不断加速的循环之中，无限地忙碌着，眼里只有制造出来的文件、数据、痕迹，而没有其背后活生生的人。他们每天都在重复人类学家大卫·格雷伯所戏称的没有意义、不必要、甚至有害的“狗屁工作”，同时还要熬夜加班、假装热爱。

同学们，在权力的诱惑、支配和规训之下，其实每个人都很难独善其身。尽管如此，我还是希望你们不要因为权力的吸引力而变得“精致”圆滑，不要因为权力的支配力而变得傲慢任性，也不要因为权力的规训力而变得麻木迷茫。因为，你们永远都是老师眼里的那束光。

在我看来，学生最大的特点就是简单、真实、干净。大家从小学开始就学习要求真、求善、求美。在过去的毕业讲话中，我说要“在复杂的社会里守住纯真”，就是希望你们做事时求真；我说要“像弱者一样感受世界”，就是希望你们待人时求善；我说要“在理性的路上记住感性”，就是希望你们在对待世界、社会、自然和生活时求美。

同学们，权力从本质上并无好坏之分，但权力的实践既可能带来说谎造假、使坏行恶、比丑摆烂，也可能实现诚信真实、积福行善、审美向上。

面对权力的包围，人们或许会因为眼中只有权力而忘掉人民，会因为权力无所不能而忘掉真理，会因为机械执行权力而忘掉背后的人和工作的意义。这样下去，尽管可以获得一些荣誉，但却缺乏美德；也许可以享受一些快活，但却缺乏幸福；或许可以拥有一些权威，但却缺乏尊重。这样的世界并不真实，这样的社会难言善良，这样的人生并不美丽。我相信你们也是这样认为的。

面对权力的包围，我不能要求你们像一枚鸡蛋撞向坚硬的高墙，但希望你们能够保留装在脆弱外壳里那颗真善美的灵魂；希望你们不要熄灭灵魂深处那束真善美的光；希望你们保持向着真善美的那束光自由奔跑的勇气，即便摔了一跤，也可以面带微笑。你们的奔跑或许可以让更多人获得平等，让更多人享有自由，让更多人得到尊重。

同学们，在去年的学院教代会上，我结合担任8年院长的经历，分享了学院治理的感悟。我说，学院权力的最高境界就是让师生感觉不到权力的存在。中央要求，任何人行使权力都必须为人民服务，国家最大的权力就是为人民服务。我想，只要不熄灭真善美的这束光，不泄掉自由奔跑的勇气，不丧失人类解放的信心，或许某天，人类可以被权力包围而感觉不到权力的存在。我相信，那一定会是最优的权力、最美的世界、最好的社会。

同学们，这些年来，你们或许受了些委屈。因为在有些人看来，人文与发展学院和人文社会科学无足轻重，小白楼和民主楼也没有那么宏伟高大。但是，我们把低矮的楼宇收拾得干净、亮堂、温馨，让每一位老师都感觉到放松、平静、和谐；我们让沉闷的课堂散发着思想、精神、价值，使每一位学生都感受到自由、平等、尊重。

在你们即将离开学院之际，我希望你们，亲爱的同学们，能够带着一股无法抗拒的力量，向社会表明人文与发展学院的理想，那就是：不让虚假蒙蔽真实，不让邪恶取代善良，不让丑陋压制美好！

谢谢大家！

2023年6月21日